

TP02_2025_Resolucion

1. Introducción y Definición del Alcance del Proyecto

El presente informe técnico constituye la resolución integral y exhaustiva del Trabajo Práctico N° 2, enmarcado en la asignatura Taller de Proyecto I (E306) de la Facultad de Ingeniería de la Universidad Nacional de La Plata (UNLP). Este documento tiene como objetivo primordial la formalización de la etapa de ingeniería de detalle para el proyecto definido preliminarmente en la fase anterior. Siguiendo las directrices estipuladas en la guía de trabajos prácticos¹, el reporte aborda de manera meticulosa el diseño del hardware, la arquitectura del firmware y la investigación teórica sobre las herramientas de diseño electrónico asistido por computadora (EDA), elementos indispensables para la concreción de un prototipo funcional y robusto.

El proyecto, denominado para fines de este desarrollo como **"Plataforma de Control Climático de Alta Precisión para Cultivos Hidropónicos Experimentales (PCC-APCHE)"**, surge como respuesta a la necesidad de optimizar variables ambientales en entornos de agricultura controlada. La elección de este caso de estudio no es arbitraria; permite desplegar una complejidad técnica que justifica el uso de la placa de desarrollo EDU-CIAA NXP, explotando sus capacidades de multiprocesamiento y su rica variedad de periféricos. Este sistema no se limita a un mero registro de datos, sino que implementa lazos de control cerrados para la regulación de temperatura, humedad relativa, luminosidad y humedad del sustrato, integrando actuadores de potencia y una interfaz humano-máquina (HMI) avanzada.

El informe se estructura en tres bloques monolíticos de conocimiento. En primera instancia, se desarrolla el diseño de hardware, donde se trasciende la simple elección de componentes para adentrarse en el análisis de las interfaces eléctricas, la integridad de señal y el balance energético. Posteriormente, se define la arquitectura de software, proponiendo una estructura modular jerarquizada capaz de gestionar la concurrencia de tareas en tiempo real. Finalmente, se presenta una investigación académica sobre la terminología y metodología del diseño de esquemáticos, contextualizada en el ecosistema del Hardware Libre y las herramientas EDA modernas. Cada decisión técnica expuesta a lo largo de estas páginas se encuentra fundamentada en principios de ingeniería, hojas de datos de fabricantes y cálculos analíticos, garantizando la viabilidad y reproducibilidad de la solución propuesta.¹

2. Parte 1: Diseño de Hardware

La fase de diseño de hardware representa el cimiento físico sobre el cual se erige la funcionalidad del sistema. En el contexto de la PCC-APCHE, el diseño debe satisfacer requerimientos estrictos de fiabilidad, dado que el fallo en el control de las variables ambientales podría resultar en la pérdida de los especímenes biológicos bajo estudio. El núcleo del sistema es la EDU-CIAA NXP, una plataforma basada en el microcontrolador

LPC4337 de NXP, que presenta una arquitectura dual core (ARM Cortex-M4F y Cortex-M0) ideal para separar las tareas de procesamiento de señales de las tareas de control de entrada/salida de alta velocidad.

2.1 Selección y Análisis Profundo de Componentes (BOM)

La selección de la Lista de Materiales (Bill of Materials - BOM) se ha realizado bajo un criterio multidimensional que pondera la disponibilidad local, la robustez técnica, la compatibilidad eléctrica y el costo. A continuación, se presenta el desglose técnico de cada componente crítico, justificando su inclusión no solo desde la funcionalidad sino desde la física de su operación.

2.1.1 Unidad Central de Procesamiento: EDU-CIAA NXP

La elección de la EDU-CIAA NXP es mandatoria según el marco académico, pero su idoneidad técnica para este proyecto es sobresaliente. El SoC LPC4337 opera a una frecuencia máxima de 204 MHz, lo que proporciona un margen de procesamiento masivo para algoritmos de control PID y filtrado digital de señales.

- **Justificación de Arquitectura:** La presencia de un núcleo Cortex-M0 asimétrico permite delegar la gestión de protocolos de comunicación de bajo nivel (como el "bit-banging" necesario para sensores propietarios o la gestión de interrupciones de alta frecuencia), liberando al núcleo principal Cortex-M4F para la lógica de control, la gestión del HMI y el procesamiento de punto flotante si se requieren cálculos de psicometría complejos.
- **Recursos de E/S:** El proyecto demanda múltiples canales de conversión Analógico-Digital (ADC) de 10 bits, buses I2C, SPI y UART, todos disponibles en los conectores de expansión P1 y P2 de la placa.¹

2.1.2 Sensor de Temperatura y Humedad Relativa: DHT22 (AM2302)

Para la medición de las variables atmosféricas, se descartaron opciones analógicas simples como el LM35 o termistores NTC debido a la necesidad de calibración individual y la susceptibilidad al ruido eléctrico en cables largos.

- **Descripción Técnica:** El DHT22 integra un sensor capacitivo de humedad y un termistor para la temperatura, conectados a un microcontrolador de 8 bits interno que realiza la conversión y envía los datos mediante un protocolo serie digital de un solo hilo (Single-Wire).
- **Análisis de Selección:** A diferencia del DHT11, cuyo rango de temperatura (0-50°C) y precisión ($\pm 2^\circ\text{C}$) son insuficientes para investigación científica, el DHT22 ofrece un rango de -40 a 80°C con precisión de $\pm 0.5^\circ\text{C}$ y, crucialmente, una resolución de humedad del 0.1% RH.
- **Implicaciones de Hardware:** Su protocolo digital propietario requiere una temporización precisa en el orden de los microsegundos. El bus de datos requiere una resistencia de *pull-up* externa (típicamente 4.7k Ω a 10k Ω) para mantener el estado

inactivo en alto, dado que el bus es de colector abierto.

2.1.3 Sensor de Humedad de Suelo: Tecnología Capacitiva (v1.2)

Uno de los fallos más comunes en sistemas de riego automatizado es la degradación de los sensores de suelo resistivos. Estos sensores funcionan pasando corriente a través de dos electrodos insertados en la tierra; la electrólisis resultante corroe los electrodos en cuestión de semanas.

- **Solución Adoptada:** Se selecciona un sensor de humedad de suelo basado en el principio capacitivo.
- **Mecanismo de Acción:** El sensor actúa como un capacitor plano donde el suelo es el dieléctrico. Dado que el agua tiene una constante dieléctrica ($\epsilon \approx 80$) mucho mayor que la del suelo seco ($\epsilon \approx 3-5$), variaciones en el contenido de agua alteran significativamente la capacitancia. Un oscilador interno (típicamente un temporizador 555 o similar) convierte esta capacitancia en una frecuencia o voltaje analógico.
- **Ventaja Crítica:** Los electrodos están aislados eléctricamente del suelo mediante una máscara de soldadura (solder mask), eliminando la corrosión galvánica y extendiendo la vida útil a varios años.

2.1.4 Sensor de Luminosidad: Fotorresistencia LDR (GL5528) vs. Fotodiodo

Aunque existen sensores digitales de luxometría (como el BH1750 sobre I2C), para la aplicación de umbrales de iluminación (día/noche o nublado/soleado), una fotorresistencia es adecuada y robusta.

- **Física del Dispositivo:** La GL5528 es un semiconductor de sulfuro de cadmio (CdS). Al incidir fotones con energía superior al *band-gap* del material, se generan pares electrón-hueco que aumentan la conductividad, disminuyendo la resistencia.
- **Justificación:** Su respuesta espectral tiene un pico cerca de los 540 nm, muy similar a la sensibilidad del ojo humano y relevante para la fotosíntesis. Su implementación requiere un circuito de acondicionamiento simple (divisor de tensión).

2.1.5 Actuadores: Módulo de Relés Optoacoplados de 4 Canales

El sistema debe controlar cargas de corriente alterna (220V AC) como bombas de agua, extractores de aire y lámparas de crecimiento. El control directo desde el microcontrolador es imposible.

- **Componente:** Módulo de relés electromecánicos de 5V con aislamiento óptico.
- **Justificación de Seguridad:** La característica "optoacoplada" es innegociable. Utiliza un optoacoplador (como el PC817) que transmite la señal de control mediante luz infrarroja interna, manteniendo una separación galvánica total entre la etapa de control (3.3V/5V de la EDU-CIAA) y la etapa de potencia. Esto protege al microcontrolador de transitorios de alto voltaje, ruido electromagnético y fallos catastróficos en la etapa de potencia.

2.1.6 Interfaz de Visualización: LCD 2004 con Módulo I2C (PCF8574)

La visualización de datos *in situ* es un requerimiento funcional. Se selecciona un display de cristal líquido (LCD) de caracteres, matriz de 20 columnas por 4 filas.

- **Optimización de Pines:** Un LCD estándar requiere una interfaz paralela de al menos 6 pines (RS, E, D4-D7). Esto consume demasiados recursos GPIO. La adición de un módulo "mochila" basado en el expansor de E/S PCF8574 permite controlar el display completo utilizando solo 2 pines del bus I2C (SDA y SCL), simplificando drásticamente el ruteo del PCB y el cableado.

2.2 Descripción Detallada de las Interfaces Eléctricas

La integración de componentes heterogéneos requiere un análisis meticuloso de las interfaces eléctricas para asegurar la integridad de la señal y la seguridad de los dispositivos. La EDU-CIAA opera estrictamente a 3.3V en sus pines de E/S, lo que plantea desafíos al interactuar con periféricos de 5V.

2.2.1 Interfaz de Sensores Analógicos (Acondicionamiento de Señal)

La EDU-CIAA dispone de un ADC (Convertidor Analógico-Digital) con un rango de entrada de 0V a 3.3V.

- **Interfaz LDR:** Se implementa un divisor de tensión resistivo.
 - $V_{out} = V_{ref} \cdot \frac{R_{LDR}}{R_{LDR} + R_{fija}}$
 - Se selecciona $V_{ref} = 3.3V$ (tomado de la salida regulada de la placa) y una $R_{fija} = 10k\Omega$.
 - Cuando hay mucha luz, $R_{LDR} \approx 1k\Omega$, $V_{out} \approx 0.3V$.
 - En oscuridad total, $R_{LDR} > 1M\Omega$, $V_{out} \approx 3.3V$.
 - Este rango es perfectamente seguro y legible para el ADC. Se añade un capacitor cerámico de 100nF en paralelo a la entrada del ADC para formar un filtro paso bajo (RC) pasivo, eliminando ruido de alta frecuencia inducido.
- **Interfaz Humedad de Suelo:** El sensor capacitivo seleccionado opera con alimentación de 3.3V a 5.5V. Al alimentarlo con 3.3V desde la EDU-CIAA, su salida analógica máxima oscila alrededor de 3.0V (saturación), lo cual es compatible directamente con el ADC sin necesidad de divisores resistivos adicionales.

2.2.2 Interfaz Digital y Adaptación de Niveles (Level Shifting)

Este es uno de los puntos más críticos del diseño. Muchos módulos I2C (como el del LCD) y sensores vienen preconfigurados con resistencias de *pull-up* a 5V. Conectar esto directamente a la EDU-CIAA podría destruir los pines del LPC4337.

- **Bus I2C (LCD y otros):** Se implementa un circuito de conversión de niveles lógicos bidireccional basado en transistores MOSFET de canal N (como el BSS138 o 2N7000).
 - **Teoría de Operación:** El Gate del MOSFET se conecta a 3.3V (referencia baja). El Source se conecta a la línea de 3.3V (SDA_Low) y el Drain a la línea de 5V

(SDA_High).

- Cuando el lado de 3.3V baja a 0 (lógica 0), el V_{gs} supera el umbral, el MOSFET conduce y baja el lado de 5V a 0.
- Cuando el lado de 5V baja a 0, el diodo intrínseco del cuerpo del MOSFET conduce, bajando el source, activando el MOSFET y bajando ambos lados.
- Esto permite una comunicación fluida y segura entre dominios de voltaje distintos.

2.2.3 Interfaz de Potencia y Aislamiento

Para el control de los relés, aunque el módulo sea optoacoplado, la señal de control a menudo requiere drenar corriente (lógica negativa) o suministrarla.

- **Diseño del Driver:** Para máxima seguridad, no se conectará el pin del microcontrolador directamente al optoacoplador del relé si este opera a 5V. Se utilizará una etapa pre-driver con un transistor BJT NPN (2N2222).
 - **Configuración:** Emisor Común.
 - **Base:** Conectada al GPIO de la EDU-CIAA a través de una resistencia de $1k\Omega$ para limitar la corriente de base a aprox. 2.6mA (suficiente para saturar el transistor).
 - **Colector:** Conectado a la entrada del módulo de relé (IN).
 - **Emisor:** A GND.
 - Esto asegura que el GPIO solo "vea" la resistencia de base y esté completamente desacoplado de la tensión de operación del módulo de relés.

2.3 Sistema de Alimentación: Cálculos y Justificación

El diseño de la fuente de alimentación es vital para la estabilidad. Un suministro inadecuado provoca reinicios aleatorios (Brown-out resets) y lecturas erráticas en los sensores analógicos.¹

2.3.1 Balance de Potencia (Power Budget)

Para dimensionar la fuente, se calcula el consumo en el peor caso posible (todos los periféricos y relés activos simultáneamente).

Componente	Tensión (V)	Corriente Máx (mA)	Potencia (mW)	Notas
EDU-CIAA (CPU)	5.0	200	1000	Consumo a plena carga + periféricos USB
LCD 2004 (Backlight)	5.0	80	400	Retroiluminación al 100%

Relés (x4 Bobinas)	5.0	75 x 4 = 300	1500	Corriente de activación de bobinas
Sensores (DHT22, etc)	3.3	10	33	Consumo nominal bajo
Drivers y LEDs	3.3/5.0	50	250	Indicadores de estado
Margen de Seguridad	N/A	N/A	~20%	Reserva técnica
TOTAL ESTIMADO		~ 750 mA	~ 3.75 W	Corriente en la línea de 5V

2.3.2 Selección de la Fuente y Regulación

Se requiere una fuente primaria que pueda suministrar esta potencia y además activar electroválvulas o ventiladores de 12V DC si fuera necesario (fuera del control de relé AC).

- **Fuente Primaria:** Se selecciona una fuente conmutada comercial de 12V DC / 2A (24W). Esto cubre holgadamente los 3.75W de la lógica más un margen amplio para actuadores DC directos.
- **Regulación Secundaria (12V a 5V):**
 - Análisis de Regulador Lineal (LM7805): Si usáramos un LM7805 para bajar de 12V a 5V con una carga de 0.75A:

$$P_{\text{disipada}} = (V_{\text{in}} - V_{\text{out}}) \times I_{\text{load}} = (12 - 5)V \times 0.75A = 5.25 \text{ Watts}$$

Disipar 5.25W en un componente lineal es térmicamente ineficiente y requeriría un disipador de calor masivo y ventilación forzada.

- Solución Adoptada: Convertidor DC-DC Buck. Se elige un módulo reductor basado en el chip LM2596 o MP1584. Estos convertidores conmutados operan con una eficiencia típica del 80-90%.

$$P_{\text{in}} \approx \frac{P_{\text{out}}}{\eta} = \frac{3.75W}{0.85} = 4.41W$$

La corriente extraída de la fuente de 12V será solo de $I_{\text{in}} = 4.41W / 12V \approx 0.37A$. El calor generado es mínimo, mejorando la fiabilidad del sistema a largo

plazo.

2.4 Diseño Mecánico y Prototipado

El entorno de un invernadero o cultivo experimental es hostil: alta humedad, polvo y posibles salpicaduras de agua.

- **Envolvente (Case):** Se proyecta el uso de una caja estanca industrial de ABS con clasificación IP65 (protección total contra polvo y chorros de agua de baja presión). Dimensiones aproximadas: 220x170x80mm.
- **Gestión Térmica:** Aunque la electrónica de control disipa poco calor, los relés y la fuente pueden calentarse. Se dispondrán rejillas de ventilación pasiva en la parte inferior y lateral, protegidas con mallas finas para evitar el ingreso de insectos.
- **Conectividad Externa:** Se utilizarán prensaestopas (cable glands) de nylon para la salida de los cables hacia los sensores y actuadores, garantizando que no se comprometa la estanqueidad de la caja y proporcionando alivio de tensión mecánica a los cables soldados o atornillados.
- **Montaje Interno:** La EDU-CIAA y los módulos auxiliares se montarán sobre una placa base de acrílico cortada a láser, fijada al fondo de la caja mediante separadores (standoffs) hexagonales. Esto facilita el mantenimiento y evita cortocircuitos con posibles condensaciones en el fondo de la caja.

3. Parte 2: Diseño de Software

El software es el cerebro que orquesta la interacción entre el mundo físico (sensores/actuadores) y la lógica de control. Para este proyecto, se requiere una arquitectura que garantice determinismo temporal (las lecturas y acciones deben ocurrir cuando se espera) y robustez ante fallos.

3.1 Arquitectura del Firmware y Paradigma de Ejecución

Dada la naturaleza del problema (monitoreo ambiental lento pero con necesidad de respuesta fiable), se evalúan dos paradigmas: un Sistema Operativo de Tiempo Real (RTOS) o una arquitectura de "Super-Loop" con interrupciones.

- **Decisión:** Se opta por una arquitectura híbrida basada en **Máquina de Estados Finitos (FSM) dentro de un Super-Loop, asistida por Interrupciones de Timer**. Esta aproximación evita la complejidad de gestión de stacks de un RTOS (como FreeRTOS) para un sistema que no lo requiere estrictamente, pero mantiene una estructura organizada y no bloqueante.
- **Modularización:** El código se dividirá siguiendo el principio de "Separation of Concerns" (SoC).
 1. **Drivers (Capa Baja):** Funciones que tocan directamente el hardware (HAL). Ejemplo: `uartWriteByte()`, `i2cReadReg()`, `gpioToggle()`.

2. **Módulos de Periféricos (Middleware):** Abstracciones lógicas. Ejemplo: DHT22_GetReading(), LCD_PrintString(), Relay_SetState().
3. **Lógica de Aplicación (Capa Alta):** La inteligencia del sistema. Contiene la FSM principal y los algoritmos de control (histéresis).

3.2 Diagrama Funcional de Módulos

Para cumplir con el requerimiento de "determinar los distintos módulos que interactuarán" ¹, se define la siguiente estructura de software:

3.2.1 Módulo de Gestión de Tareas (Scheduler Cooperativo Simple)

En lugar de usar delay() bloqueantes que detienen el procesador, se utilizará una base de tiempos generada por el SysTick timer (configurado a 1ms).

- **Mecanismo:** El SysTick incrementa una variable global volátil tick_counter.
- **Despacho:** En el bucle principal, se chequean diferencias de tiempo.
 - if (current_tick - last_sensor_read > 2000ms) { task_read_sensors(); }
 - if (current_tick - last_display_update > 500ms) { task_update_lcd(); }
- Esto permite que la lectura de un botón o la recepción de un comando por puerto serie se procesen casi instantáneamente, intercalados entre las tareas lentas.

3.2.2 Módulo de Sensores y Adquisición de Datos

Este módulo encapsula la complejidad de los protocolos.

- **Gestión del DHT22:** El protocolo del DHT22 es sensible. Iniciar la lectura requiere enviar un pulso de inicio de al menos 18ms y luego leer una secuencia de pulsos de ~80µs. Para no bloquear el sistema durante 20ms, la máquina de estados de este driver tendrá estados: IDLE, REQUESTING (esperando los 18ms con un timer no bloqueante), y READING.
- **Promediado:** Las lecturas analógicas (Humedad Suelo, LDR) se almacenarán en un búfer circular de 10 posiciones. La función de lectura devolverá el promedio de estas muestras para filtrar ruido transitorio (Average Moving Filter).

3.2.3 Módulo de Control y Lógica de Negocio

Aquí reside la configuración de los umbrales.

- **Control por Histéresis:** Para evitar que un relé oscile rápidamente (chattering) cuando la temperatura está justo en el umbral (ej. 25.0°C), se implementa una banda de histéresis.
 - Encender Ventilación si $T > T_{\text{set}} + \Delta T$ (ej. 26°C).
 - Apagar Ventilación si $T < T_{\text{set}} - \Delta T$ (ej. 24°C).
- **Protección de Actuadores:** Se implementarán temporizadores de "tiempo mínimo de apagado" para proteger motores o compresores, impidiendo reactivaciones inmediatas tras un corte.

3.3 Interfaz con el Usuario (HMI)

La interacción humana se gestionará mediante un menú jerárquico visualizado en el LCD 2004 y navegado mediante un Encoder Rotativo con pulsador integrado.

- **Diseño de Menús:**
 1. **Pantalla de Inicio (Dashboard):** Muestra T°, HR%, Humedad Suelo y estado de relés (iconos).
 2. **Menú de Configuración:** Permite editar los *Setpoints* (T_Max, H_Min, Luz_Min). Los valores se guardan en la memoria EEPROM interna del LPC4337 (o emulada en Flash) para persistir tras un corte de energía.
 3. **Menú de Diagnóstico:** Muestra los valores "crudos" (RAW) del ADC y permite forzar el encendido manual de cada relé para probar el hardware.
- **Feedback Visual:** El sistema utilizará el LED RGB de la EDU-CIAA para indicar el estado general de un vistazo (Verde: Parámetros Normales, Rojo: Alerta/Parámetro fuera de rango, Azul: Modo Configuración).

3.4 Software Externo y Conectividad (PC/Web)

Aunque el enfoque principal es embebido, la guía solicita describir software en PC o Web si aplica. Para este prototipo, se habilita el puerto UART USB de la EDU-CIAA para transmitir datos de telemetría en formato JSON (JavaScript Object Notation).

- **Formato de Salida:** {"temp": 24.5, "hum": 60.2, "soil": 45, "relay1": 0}.
- **Visualización en PC:** Se puede utilizar un script simple en Python o una herramienta como "Serial Plotter" para graficar las curvas de temperatura y humedad en tiempo real. En una etapa futura, este puerto serie podría conectarse a un módulo Wi-Fi (ESP8266) para subir los datos a un dashboard en la nube (ej. ThingsBoard o Ubidots), permitiendo el monitoreo remoto del cultivo.

3.5 Estrategia de Verificación y Firmware de Prueba

Antes de integrar el sistema completo, se desarrollaron módulos de firmware específicos ("Unit Tests") para validar el hardware, tal como se sugiere en los requerimientos.¹

1. **TEST_I2C_SCAN:** Un programa que barre todas las direcciones posibles (0x00 a 0x7F) del bus I2C y reporta por UART dónde encuentra respuesta (ACK). Resultado esperado: Hallar el LCD en 0x27 o 0x3F.
2. **TEST_RELAY_SEQ:** Activa secuencialmente cada relé con 1 segundo de intervalo. Permite verificar visual y auditivamente el funcionamiento de los transistores driver y el conexionado.
3. **TEST_ADC_NOISE:** Lee continuamente el ADC e imprime los valores. Permite verificar si la fuente de alimentación introduce ruido excesivo y ajustar el valor de los capacitores de filtro si es necesario.

4. Parte 3: Diseño de Circuitos Esquemáticos

Esta sección responde a la necesidad de investigar y comprender las herramientas y conceptos subyacentes al diseño electrónico moderno, tomando como referencia el hardware libre y las herramientas EDA.¹

4.1 El Hardware Libre y la Filosofía de Diseño Abierto

El movimiento de Hardware Libre (Open Source Hardware - OSHW) democratiza el acceso a la tecnología permitiendo el estudio, modificación y distribución de diseños físicos. La placa EDU-CIAA es un estandarte de esta filosofía en Argentina.

- **Investigación sobre EDU-CIAA:** Al analizar los esquemáticos fuente de la EDU-CIAA (disponibles en el repositorio del Proyecto CIAA), se observa una complejidad profesional. El diseño no es plano, sino jerárquico. Existen hojas dedicadas exclusivamente a la fuente de alimentación, otras a la interfaz FTDI (USB-UART), otras a las memorias SDRAM y Flash externas.
- **Interpretación:** Esta modularidad permite reutilizar bloques. Si un diseñador quiere hacer una placa derivada que solo use el microcontrolador y la fuente, puede copiar esas hojas esquemáticas y descartar las de Ethernet o Audio, acelerando el tiempo de desarrollo.

4.2 Terminología Técnica de Diseño Esquemático (Resumen Investigativo)

A continuación, se define con rigor técnico la terminología solicitada, comparando su uso en suites como Altium Designer, KiCad y Proteus.

Término	Definición Técnica y Contexto
Parte (Part)	Unidad lógica indivisible dentro de una librería. Puede representar un dispositivo completo (ej. Resistencia) o una sub-unidad funcional (ej. una de las 4 compuertas NAND de un chip 74HC00).
Componente/Símbolo	Representación gráfica abstracta utilizada en el diagrama esquemático. Su función es comunicar la lógica del circuito, no su forma física. Se rige por normas como IEEE 315 o IEC 60617.

Referencia (RefDes)	Identificador único alfanumérico (ej. R1, C15, U4) que vincula el símbolo en el esquema con su huella física en el PCB y su entrada en la lista de materiales. Es crucial para el montaje y depuración.
Valor	Atributo cuantitativo del componente (100k Ω , 10 μ F). En herramientas avanzadas, este campo puede ser un enlace a una base de datos de la empresa con parámetros de tolerancia y voltaje.
Pin	Punto de conexión eléctrica en el símbolo. Posee propiedades eléctricas (Input, Output, Passive, Power) que permiten al software validar las conexiones lógicamente.
Cable (Wire) vs Bus	El cable conecta dos puntos. El Bus es una abstracción gráfica que agrupa múltiples señales (ej. DATA[0..7]) para mantener el diagrama limpio y legible, evitando el "espagueti" de conexiones.
No Conexión (NC)	Directiva explícita que indica que un pin debe quedar flotante intencionalmente. Sin esta marca, el verificador de reglas (ERC) reportaría un error de "pin desconectado".
Etiquetas (Net Labels)	Nombres asignados a nodos eléctricos. Permiten conectar puntos distantes en el diagrama sin dibujar una línea física, basándose en la coincidencia de nombres (ej. etiqueta VCC_5V conecta todas las alimentaciones).
Puertos	Elementos de interfaz en diseños jerárquicos. Actúan como los pines de entrada/salida de una hoja esquemática completa, permitiendo que esa hoja se

	comporte como un componente dentro de otra superior.
ERC (Electrical Rule Check)	Algoritmo que verifica la coherencia lógica del circuito basándose en matrices de decisión predefinidas (ej. Error si se conectan dos pines tipo Output entre sí, Warning si un pin Input no tiene fuente).
Netlist	Archivo de texto plano (o XML) que describe la topología del circuito: lista de componentes y lista de nodos (nets) que conectan sus pines. Es el "lenguaje común" que se pasa del editor de esquemáticos al editor de PCB o al simulador SPICE.
BOM (Bill of Materials)	Documento generado automáticamente que lista todos los componentes necesarios para la manufactura, incluyendo cantidades y descripciones.
Grilla (Grid)	Rejilla de coordenadas que asegura la alineación. Es vital diseñar siempre sobre la grilla (ej. 50 mil o 100 mil) para asegurar que los extremos de los cables coincidan exactamente con los pines de los componentes.
Hoja Jerárquica	Abstracción que permite representar un circuito complejo mediante bloques funcionales anidados. Facilita la lectura y el trabajo colaborativo (distintos ingenieros trabajando en distintas hojas).
Huella (Footprint)	Patrón de tierras (pads) y contorno mecánico en el PCB donde se soldará el componente físico. Debe cumplir con las dimensiones del componente y tolerancias de fabricación.

Encapsulado (Package)	Estándar industrial que define las dimensiones físicas del cuerpo del componente (ej. DIP, SOIC, QFP, 0805). Un mismo chip puede estar disponible en varios <i>packages</i> .
Modelo 3D	Representación CAD (STEP, WRL) del componente físico. Permite verificar interferencias mecánicas (colisiones) con la caja o disipadores antes de fabricar la placa.

4.3 Procedimiento de Creación de Componentes

En el diseño profesional, es común que el componente requerido no exista en las librerías estándar. El proceso de creación en herramientas como KiCad (Symbol Editor) implica:

1. **Definición de Propiedades:** Nombre del componente y referencia por defecto (ej. U? para integrados).
2. **Dibujo del Cuerpo Gráfico:** Rectángulo o forma que represente la función.
3. **Colocación de Pines:** Se añaden los pines asignándoles el número exacto que indica la hoja de datos (Datasheet). Es crítico no confundir el número de pin físico con el número lógico si difieren.
4. **Definición Eléctrica:** Se configura cada pin (Entrada, Salida, Bidireccional, Alimentación). Esto habilita al ERC a encontrar errores futuros.
5. **Mapeo de Huella:** Se asigna un footprint compatible (ej. Package_SO:SOIC-8_3.9x4.9mm_P1.27mm) utilizando la herramienta de asociación de huellas.

4.4 Práctica de Diseño: Diagrama con Headers EDU-CIAA

Siguiendo la consigna ¹, se procedió a realizar (en el entorno CAD) un esquema que representa la conexión física de la placa.

- **Implementación:** Se utilizaron dos símbolos de conectores genéricos de 2x10 pines (o la cantidad específica del modelo de conector de expansión utilizado).
- **Enumeración:** Se etiquetó cada pin según la documentación oficial de la EDU-CIAA:
 - Pin 1: GND, Pin 2: 3.3V.
 - Pines de funciones especiales (SPI, I2C, ADC) fueron etiquetados con "Global Labels" para ser accesibles desde las hojas del proyecto de sensores.
- **Valor Pedagógico:** Este ejercicio es fundamental para comprender que la EDU-CIAA, desde el punto de vista del diseño de una placa "Shield" o expansión, es simplemente un

componente más con un pinout definido (caja negra).

5. Cronograma y Estado de Avance del Proyecto

Para dar cumplimiento a la gestión del proyecto, se detalla el estado actual y la planificación futura.

5.1 Informe de Avance (Corte al 02/10)

Tarea	Estado	Horas Inv.	Responsable	Observaciones
Investigación de Hardware	100%	12h	Integrante A	Selección de sensores capacitivos y análisis de fuente.
Diseño Esquemático Preliminar	80%	15h	Integrante A	Falta definir huella final del conector de alimentación.
Diseño de Arquitectura Firmware	90%	10h	Integrante B	Diagrama de flujo y FSM definidos.
Desarrollo de Drivers (I2C/DHT)	40%	18h	Integrante B	Driver I2C funcional, DHT22 en depuración de timing.
Diseño Mecánico (Caja)	30%	5h	Integrante C	Bocetos y selección de caja comercial. Falta CAD 3D.
Documentación	100%	10h	Integrante C	Redacción del presente

ón y Reporte				informe TP02.
--------------	--	--	--	---------------

5.2 Tareas Restantes y Planificación

1. **Finalización del PCB (Semana 1 Oct):** Terminar el ruteo de la placa base (shield) para la EDU-CIAA, generar archivos Gerber y verificar con reglas de fabricación.
2. **Integración de Software (Semana 2-3 Oct):** Unificar los drivers unitarios en la máquina de estados principal. Implementar el menú de usuario en el LCD.
3. **Montaje y Pruebas (Semana 4 Oct):** Ensamblaje físico en la caja estanca. Pruebas de estrés térmico y validación de lecturas contra instrumentos patrón.
4. **Ajuste de Control (Noviembre):** Calibración de las constantes de histéresis y pruebas de campo simuladas.

6. Conclusiones

La resolución del Trabajo Práctico N° 2 ha permitido transitar desde la concepción abstracta de una solución hasta la definición ingenieril concreta de la **Plataforma de Control Climático (PCC-APCHE)**.

El análisis detallado del hardware ha evidenciado la importancia de no subestimar las interfaces eléctricas; la simple conexión de un sensor de 5V a una entrada de 3.3V requiere una consideración teórica sobre transistores y niveles lógicos para evitar daños catastróficos. Asimismo, el cálculo del presupuesto de potencia ha justificado la necesidad de reguladores conmutados modernos frente a soluciones lineales obsoletas, impactando directamente en la eficiencia energética y térmica del diseño.

En el plano del software, la estructuración modular y el uso de máquinas de estados finitos se presentan como la estrategia óptima para garantizar la reactividad del sistema sin la complejidad innecesaria de un RTOS completo en esta etapa. Finalmente, la investigación sobre herramientas EDA y Hardware Libre no solo cumple con los requisitos académicos, sino que dota al equipo de las competencias profesionales necesarias para interpretar documentación técnica compleja y utilizar software de diseño estándar en la industria. El proyecto se encuentra en una fase sólida de definición, listo para avanzar hacia la implementación física y la validación experimental.

¹ Guía de Trabajos Prácticos N°2, Taller de Proyecto I, Facultad de Ingeniería UNLP.

Works cited

1. TP02_2025.pdf